(19)日本国特許庁(JP)

(12)公表特許公報(A)

(11)特許出願公表番号

特表平8-504977

(43)公表日 平成8年(1996)5月28日

(51) Int. Cl. 6

識別記号

庁内整理番号

FΙ

G06F 9/38 350 A 7230-5B

3 7 0 C 7230-5B

審査請求 未請求 予備審査請求 有 (全 57 頁)

(21)出顧番号

特願平6-509063

(86)(22)出願日

平成5年(1993)9月3日

(85)翻訳文提出日

平成7年(1995)3月29日

(86)国際出願番号

PCT/US93/08331

(87)国際公開番号

WO94/08287

(87)国際公開日

平成6年(1994)4月14日

(31)優先権主張番号 07/954, 084

(32)優先日

(33)優先権主張国

1992年9月29日 米国(US)

(81)指定国

EP (AT. BE, CH, DE,

DK, ES, FR, GB, GR, IE, IT, LU, M

C. NL. PT. SE). JP. KR

(71)出願人 セイコーエプソン株式会社

東京都新宿区西新宿2丁目4番1号

(72)発明者 センター シェリル

アメリカ合衆国 カリフォルニア州 9501 4 クパチーン セレステ サークル 2074

(72)発明者 ワング ジョハネス

アメリカ合衆国 カリフォルニア州 9406

2 レッドウッド シティ、キングストリ


ート 25

(74)代理人 弁理士 鈴木 喜三郎 (外1名)

(54)【発明の名称】スーパースカラ・マイクロプロセサにおげるロード及び/又はストア動作を扱うシステム及び方 法

(57)【要約】

本発明はRISC型スパースカラ・アーキテクチャ環境に於 いて、メモリからの読み出し及びメモリへの書き込み或 いは入出力に必要な、ロード及びストア・オペレーショ ンを管理するためのシステム及び方法を提供するもので ある。このタスクを行うためにロード・ストア・ユニッ トが設置され、ロード・ストア・ユニットの主な目的は 可能な限りロード要求をアウト・オブ・オーダで行い、 ロード・データを命令実行ユニットが使用できるように 最大速度で返すことである。ロード・オペレーションは アドレス衝突も書き込み実行待ちも存在しない時にのみ アウト・オブ・オーダで実行できる。アドレス衝突が発 生するのは、先行の命令が書き込み中の配憶場所に於い て読み出しが要求された時である。書き込み実行符ちと は先行の命令がストア・オペレーションを要求したが、 ストア・アドレスが未だ計算されていない状態をいう。 データ・キャッシュ・ユニットは8パイトの位置合わせ されていないデータを返す。このデータが命令実行ユニ ットに戻される前に、ロード/ストア・ユニットがこの データを正しく位置合わせする。従って、ロード・スト



【特許請求の範囲】

特許請求の範囲は以下の通りである。

- プログラム・ストリームを実行するマイクロプロセサ・システムで、前記マイクロプロセサ・システムは、
- (a)命令ストアから命令を取りだして予め決められた複数の前記命令を命令 パッファに供給する命令フェッチ・ユニツトと、
- (b)前配命令フェッチ・ユニットに連結された、前配命令パッファからの朝 記複数の前配命令をアウト・オブ・オーダで実行する実行ユニットで、前配実行 ユニットはロード要求をメモリ・システムに対してアウト・オブ・オーダでスト ア要求をイン・オーダで行なうように適性化されたロード・ストア・ユニットを 情え、前記ロード・ストア・ユニットは、
- (i) 実行中の育記復数の前記命令に対応する複数のアドレスを管理 するように選性化されたアドレス・パスと、
- (ii)アドレス衝突及び書き込み実行待ちが実行中前記憶数の前配命令の各々の間に存在するか否かを検出して信号を送るアドレス衝突手段で、アドレス衝突も書き込み実行待ちも検出されなければ前記ロード・ストア・ユニットが前記ロード要求を実行する、アドレス衝突手段と、
- (注注)ロード及び/叉はストア・データを前記メモリ・システム及び前記 実行ニニット間で転送するデータ・パスで、前記データ・パスは前記メモリ・システムから返されたデータを位置合わせし、それによりワード境界と一致するデータが前記メモリから正しいアライメントで前記実行ユニットに返されるように 値域されたデータ・パスと、

を存する、実行ユニットと、 から成ることを特徴とするマイクロプロセサ・システム。

- 2. 前記アドレス・パスは前記ロード及び/又は前記ストア要求の上位パイト 及び下位パイトを格納するための複数のアドレス・パッファを含むことを特徴と する請求項1に記載のシステム。
- 3. 前記データがワード境界と一致する場合、前記ロード・ストア・ユニット

(4) 特赛平8-504877

- 13. 前記ロード/ストア・データ・パスにストア・データを直接供給するため に健能ユニットの結果を登視する(スヌーピング)手設からさらに成ることを特 徴とする辞項項1に記載のシステム。
- !4. 前記ロード・ストア・ユニットが移動小数点演算用に別位のロード/ストア・データ・バスを含むことを特徴とする情味項1に記載のシステム。
- 15. 前花実行ユニットにはレジスタ・ファイルが含まれ、レジスタ・ファイルには複数の実パッファ及び複数の一時パッファが含まれることを特徴とする請求項1に記載のシステム。
- 16. ロード命令をアウト・オブ・オーダで発行する実行ユニットを有するRISC型スーパースカラ・マイクロプロセサに於いて、メモリ君子との間のロード並びにストア要求を管理する方法で、その方法は、
- (1) 命令ウィンドウから選択された命令のアドレスを計算し、節紀アド レスを一つのロード・ストア・ユニットに転送するステップと、
- (2) 前記合合がロード・オペレーション、ストア・オペレーション、実 行オペレーション、或いは前記ロード、前記ストア、及び前記実行の各オペレー ションの組み合わせを伴うか否かを決定するステップと、
- (3) 前紀命令にロード・オペレーションが含まれる場合、アドレス概要 及び書き込み実行待ちが存在するか否かを検査し、そして前紀検査の結果を知ら せるステップと。
- (4) 後先度スキーム及び前記検査ステップ(3)の結果に基づき前記メモリ 券子に要求を行なうステップと、
- (5) 要求されたデータを前記ロード・オペレーション及び/又は前記ストア・オペレーションから前記ロード・ストア・ユニットのデータ・パス部分に於いて受け取るステップと、
- (8) 顔記要求データが位置合わせされていないデータである場合、前記 要求データの位置合わせを行なうステップと、

から成ることを特徴とするロード及びストア要求を管理する方法。

が複数のメモリ要求をメモリに対して行なう手段を含むことを特徴とする請求項 1に記載のシステム。

- 4. 前記コード・ストア・ユニットに接続され、前記複数の合合用のアドレス を計算するために選性化されたデータ・アドレス機能ユニットからさらに成ることを特徴とする請求項1に記載のシステム。
- 5. 仮想アドレスから生成される物鑑アドレス変換を前紀実行ユニット及び前 記コード・ストア・ユニットに供給されるように適性化された仮想メモリユニットからさらに或ることを特徴とする請求項4に記載のシステム。
- 5. 前記ロード・ストア・ユニットはメモリ要求を行なう前に前紀データ・アドレス機能及び前記仮想メモリユニットからの物理アドレスを必要とすることを特徴とする請求項5に記載のシステム。
- 7. 剪記命令かCISC型命令であり、そして前紀命令実行ユニットが前記CISC型命令をRISC型命令にデコードするデコード手段から成ることを特徴とする請求項1に記載のシステム。
- 8. 剪記コード・ストア・ユニットがメモリから受け取るデータを行き免レジスタの元々の内容とマージさせる手段から成ることを特徴とする精求項1に記載のシステム。
- 9. 剪型データ・パスにロード及び/文は実行データを直接転送し、それによって後続のストア・オペレーションがその後に直ちに実行されるようにするために前尾実行ユニット及び剪起ロード/ストア・データ・パス間にデータ基を備えることを特徴とする指求項[に記載のシステム。
- 10. 前記令令パッファ中の命令の比較的新しさを示す履歴ポインタからさらに 或ることを特徴とする検求項1に記載のシステム。
- 11. 前記衝突手段が、アドレス衝突又は実行待ちストア・アドレスが存在する かどうかを決定することによってロード依存性を示すことを特徴とする請求項1 に記載のシステム。
- 12. システムの状態を不正に変更するようなロード・パイパスを防止する手段 からさらに並ることを特徴とする請求項1に記載のシステム。

(5) 特表子8-504977

- 17. 発行のステップ(1)は前記命令に対してデータ依存性検査を行なうステップが含むことを特徴とする時本項16に記載の方法。
- 18. 前記合令の結果を一様パッファ内の、予め挟められた場所に書き込むステップからさらに成ることを特徴とする様求項16に記載の方法。
- 19. 前記一時パッファをパイパスすることによって前記ロード・ストア・ユニットにデータを供給するステップからさらに成ることを特徴とする情求項18に記載の方法。
- 20. 全てのストア・オペレーション要求をプログラムの概定に行なうステップ からさらに成ることを特徴とする請求項16に記載の方法。
- 21. システムの状態を不正に変更するようなロード・オペレーションのロード・パイパスを防止するステップからさらに或ることを特徴とする詩求項(6に記載の方法。
- 22. メモリから受け取ったデータを行き先レジスクの元々の内容とマージさせるステップからさらに成ることを特徴とする課求項18に記載の方法。

【発明の詳細な説明】

スーパースカラ・マイクロプロセナにおけるロード及び/又は ストア動作を扱うシステム及び方法

(SYSTEM AND METHOD FOR EANDLING LOAD AND/OR STORE

OPERATIONS IN A SUPERSCALAR MICZOPROCESSOR)

発明者: シェリルD. センター (Cheryl D. Senter) ジョハネス・ワング (Johannes Tang)

関連特許出願の引頭

本出版は本出版の代理人に協議されている下記の出版に調達するものである。すなわち、ニューエン(Nguyen)その他による1981年7月8日出版の米面特許出版香号 07/727.058(代理人整理番号SP021)、「安張可能RISCマイクロプロセサ・アーキテクチャ」(EXTENSIBLE RISC WICZOPROCESSOR ARCHITECTURE)、及び、058出版の継続出版である、1992年1月8日出版の出版番号07/817.809に開達する。上記出版の開示を参照することによって当該特許出版の明細書の記載内容が本明細書に扱み込まれているものとする。

発明の背景

1. 産業上の利用分野

本発明は一般的にはスーパースカラ・マイクロプロセサの役計に関し、より具体 的には、命令をアウト・オブ・オーダで実行するマイクロプロセサに終けるロー ド及びストア動作を扱うシステム並びに方法に関する。

2. 調速技術

スーパースカラ館小会令セット・コンピュータ(RISC)に決ける大きな課題は如何にして斯かる会合実行の本質的な問題である依存性によるデータ・エラーの発生を回避しつつ、複数の会会を平行処理的に、アウト・オブ・オーダで実行できるか、という点に関する。RISCプロセサに決ける最も簡単な命令発行方針は命令をプログラムでの順序と同じ順序で発行し(イン・オーダ発行)、結果をまた同じ順序で書き出すことである(イン・オーダ完了)。アウト・オブ・オーダ完了はイン・オーダ完了に比して復興であるが、同じ種類の動作に対してスーパース

(8) 神森平8-504877

関に於けるデータ依存性のみを検査すればよいから、結果は当然正しい順序で普 き出される。アウト・オブ・オーダ完了に於いてはまた、機能ユニットは結果パ ス及びレジスタ・ファイル書き込みボート間での調停を行なわなければならない 。その理由は、同時に完了する全ての命令の必要を樹たすために十分な数のパス 及びポートが存在しないであろうからである。

更に、アウト・オブ・オーダの完了では命令例外の処理がより困難になる。ある 条件下で命令が例外を生成した場合、その命令はハードウェアだけでは正しく実 行できない。

デコードされた命令が整調設合を生じた場合、真の依存性を有する場合、あるいは未完了の命令に対して出力依存性を有する場合、イン・オーダ命令発行プロセサは命令のデコードを中止する。従って、後続する一つ又は複数の命令が実行可能であっても、プロセサは場合又は依存性を生じた命令の後に来るものを先課み(lookahead)処理できない。従来の解決策はデコーダを真行政府から分離して、命令が直ちに実行可能であるか否かにかかわらず命令のデコードを整続して行なえるようにすることである。この分類はデコード段階と命令段階の間に「命令ウィンドウ」と呼ばれるバッファを配置することによって実施される。

先認みのために、プロセナは命令をデコードし、ウィンドウ中に場所がある風り デコードされた命令を命令ウィンドウに入れ、それと同時に、実行可能な命令(すなわち、資源機合又は依存性を特たない命令)を見出すためにウィンドウ中の 命令を検査する。命令ウインドウは命令のプールとしての機能があり、この機能 によってプロセサは先进みの能力を得る。この能力はウィンドウのサイズとプロ セサの命令フェッチ・ユニット(IFU)の性能によって制約されるものである。 これによって、各命令の最初のプログラム順序と無関係にウィンドウから発行で きるので、命令のアウト・オブ・オーダ発行が可能となる。この場合、命令発行 元に対する唯一の制約はプログラムが正常に動作することを保証するのに必要な 制約である。

如何なる特定の命令に於いても、発行に関する制約はイン・オーダ発行の場合と 殆ど同じである。すなわち、命令は實療競合又は依存性を持たない場合発行され カラ・プロセサの性能向上に効果がある。例えば、アウト・オブ・オーダ完了は ロード又は浮動小数点複算等の長い待ち時間動作の性能改替のために使用される 。機能ユニット内で実行中の命令の数に制限はないが、その最大数は全ての機能 ユニット内のパイプライン段階の数である。この場合、命令はアウト・オブ・オーダで完了でき、その理由は結果の計算にひとつの機能ユニットが1サイクル以 上のサイクルを受やした場合でも命令の発行に停止がないからである。従って、 後述の命令が終了した後、機能ユニットが一つの命令を完了しても構わない。

下記のコードシーケンスを考えて見る。ただし * op * はオペレーション、 * 加 * は番号つきレジスタ、 * := * は代人を表わす。

(3)

R3: = R3 op R5 (1)

R4: -R3+1 (2)

R3: - R5+ 1

R7: = R3 on R4 (4)

この場合、一般的にアウト・オブ・オーダの命令完了が可能であっても、第1命 令の代入は第3命令の代入の後には完了できない。第1命令と第3命令がアウト・オブ・オーダで実行された場合、異常且つ不正な領がR3レジスタに幾り、列えば第4命令が不正なオペレランド値を受け取るような事限が生じる。第3命令の結果は第1命令に対して「出力依存性」を有し、このコードシーケンスに於いて正しい出力値を得るためには第3命令は第1命令の後に完了しなければならない。従って、第3命令の結果が、計算にもっと時間の掛かるより古い命令によって上書きされる場合、第3命令の発行は特たなければならない。

アウト・オブ・オーダの完了は世間の向上をもたらするのであるが、より多くのハードウェア、つまりデータ依存性論理、を必要とする。アウト・オブ・オーダの完了の場合、データ依存性論理は複雑になる。その理由は、この論理ではデコードされた命令と、全てのバイブライン設暦の全ての命令の間に設けるデータ依存性の検査が行なわれるからである。結果が正しい順序で書き出されることを保証するのもハードウェアの役割である。これに対して、イン・オーダ実行に於いては、データ依存性論理はデコードされた命令と、現在実行中の幾つかの命令の

号) 特法平8-504977

るのである。アウト・オブ・オーダの発行によって、プロセサは発行可能なより 大きな命令集合を得ることになり、それによって、同時に実行可能な命令をプロ セサが見つけ得る確率が高まる。しかし、命令をアウト・オブ・オ

ーダで発行する能力によって他の発行制約が生じる。これは命令をアウト・オブ ・オーダで実行する能力に於いて出力依存性の制約が導入されるのに類似してい ス

これを理解するために上記のコードシーケンスの例を扱り返って見る。第2 命令の表行が始まる前には第3 命令の代入は完了できない。さらなければ、第3 命令が第2 命令の第1 オペランドを不正に上書きすることがあり得る。第3 命令の結果は第2 命令の第1 入力オペランドに対して「反依存性」を有するといわれる。「反依存性」という用語は、反依存性制約はそれが逆になった以外には真の依存性に関する制約と同様であることを意味する。第2 命令が使用する値を第1 命令が生成するかわりに、第2 命令は第1 命令が増まるまでプロセサは第3 命令を発行してはならない。第2 命令は第1 命令に依存するから、第3 命令は他の点では独立していても第1 命令が流するまで行っない。

反依存性が重要なのは主に命令がアウト・オブ・オーダで発行可能な場合である。 正常なオペレーション中、停止した命令の人力オペランドは逸様する命令によって破壊されることがある。 しかし、スカラ・プロセサに於いては、往々にして命令例外は例外条件を修正し、そして問題を生じた命令を再試行することによって処理される。この命令がアウト・オブ・オーダで完了した場合、その命令の再試行が行なわれた時、後続する命令によってその再試行中の命令の人力オペランドが上書きされることがあり得る。この問題は正確な割り込みをサポートするプロセサでは起こり得ない。この問題の解決には、再起動を可能にするためにプロセサが命令オペランドのコピーを維持する必要があるかもしれない。

プログラム命令によって行われるオペレーションの代表的な二つ

のオペレーションはロード及びストアのオペレーションである。一般的に、ロー

ド及びストア・オペレーションはそれぞれ記憶場所を認み出し、変更する。他のプログラム会令と同様に、ロード及びストアはアウト・オブ・オーダで実行できる。ロード及びストアは同時にデコード可能であるが、従来的には1サイクル当たり一つのロード又はストアのみが発行される。データ・キャッシュの使用に於いては、通常、ロードはストアに優先される。その理由は多くの場合ロードはプロセサが演算を行うのに必要な値を生成するからである。データ・キャッシュの使用に於いて、ストアがロードと組合する場合、ストアの実行が可能になるまで、通常ストアはストア・バッファに保持される。更に、従来的には、ストアは他のストアに対してプログラム順序で実行され、ロードも含めて全ての他の先行の命令が実行された後にのみ実行される。これによって、データ・キャッシュ使用に於いてのプロセサのイン・オーダ状態が保存される。その理由はキャッシュの更新はそれが絶対に正しく行なわれ得るまで行なわれないからである。ストア・バッファの使用によってストアが正しい順序で保持され、先行の命令が完了するまでストアの完了が延期されるのである。

ストアは他の先行の命令が実行されるまで保持され、そしてロードはプロセサ中での計算に必要な値を生成するから、ストアに対してロードをプログラム順序に保持することは性能に対して置大な悪影響を及ばす。全ての先行のストアが完了するまでロードが持たなければならない場合、そしてそのために最も新しいストアに先行する全ての命令が完了するまでロードが符つ場合、ロード・デークに依存した、ロードに接続する全ての命令も待つことになる。この性能上の問題を回避するために、ロードはストア・バッファで特徴している、先行のストアをバイバスすることができ、ロード・データは後娘の計算に於いて使用できる。

ロードが先行のストアをバイパスすることができる場合、ロードは未だ実行されていない先行のストアからデータを得る必要があるかも知れない。プロセサはロードが先行のストアに対して有する真の依存性を、ロードの仮想記憶アドレスと、全ての未完了の先行ストアの仮想記憶アドレスとを比較することによって検査する(仮想アドレスとは記憶管理ユニットによるアドレス変換が適用される前に、命令によって直接計算されるアドレスである)。ここに於いて、各仮想アドレ

(12) 特殊平8-304977

発明の要約

本発明はスーパースカラ3ISC型マイクロブロセサ・アーキテクチャ環境に於いてメモリからの読み出し及びメモリへの書き込み或いは入出力に必要なロード及びストア・オペレーションを管理するシステムを提供するものである。本発明はプログラム・ストリームを実行するマイクロブロセナ・システムを提供するもので、このシステムには命令を命令ストアより取り出し、且つ予め決められた複数の命令を命令パッファに供給する命令フェッチ・ユニットが含まれている。更に、命令フェッチ・ユニットと結合している実行ユニットが含まれ、実行ユニットは命ペッファからの複数の命令をアウト・オブ・オーダで実行するためにある。実行ニニットにはロード・ストア・ユニットが含まれ、ユニット

はアウト・オブ・オーダなロード要求とイン・オーダのストア要求をメモリ・システムに対して行なうように適性化されている。従って、本角側のロード/ストア・ユニットの主な目的は、可能な限り、アウト・オブ・オーダなロード要求を行ない、なるべく退やかにロード・データを命令実行ユニットに返すことである。ロード・オペレーションはアドレス衝突がなく、実行待ちの書き込みオペレーションが存在しない時のみアウト・オブ・オーダで実行できる。アドレス衝突が発生するのは、古い命令がこれから書き込まれる紀憶場所に於いて観み出しが要求された母である。実行待ちの書き込みオペレーションとは、古い命令がストア・オペレーションを要求したがストア・アドレスの計算がまだ行なわれていないことである。データ・キャッシュ・ユニットは位置令わせされていない8パイトのデータを返す。ロード/ストア・ユニットはデータが命令実行ユニット(IEU)に返される館にデータの正しい位置合せを行う。従って、ロード/ストア・バッファの三つの主要なクスクは(1)アウト・オブ・オーダのキャッシュ要求の処理、(2)アドレス衝突の検出、及び(3)デークの位置合わせである。

ロード・ストア・ユニットには現在実行中の複数の命令に対応する複数のアドレスを管理するために適性化されたアドレス・パス、現在実行中の複数の命令の各命令制にアドレス衝突及び実行待ちの書き込みオペレーションが存在するかどうかを検出して知らせるアドレス衝突手段が含まれ、そうすることによって、ロー

スに対して一意的なマッピングの存在が仮定される。その理由は2個の異なる仮想アドレスが同じ物理的なアドレスへアクセスすることがないようにするためである。この仮定に基づき、仮想アドレス比較は物理的記憶場所間の全ての仮存性を検出する。ロード・アドレスが免行のストアのアドレスと一致する場合、又は先行のストアのアドレスのいずれも未だ計算されていない場合(この場合、仮存性は検出不可能なので、依存性の存在が仮定される)、一つのロードは一つのストアに対して真の依存性を有する。ロードがストアに依存する場合、デーダ・キャッシュは正しい値を持たないので、そのロードはデータ・キャッシュによって瀕たされない。ストアの有効アドレスが免税するロードのアドレスと一致する場合、そのロードはストアが完了するのを持つ代わりに、ストア・データが有効な場合、ストア・バッファによって直接満たされる。

上述の如く、ロード及びストアは配掌場所に対する反依存性及び出力依存性を回 避するような方法で実行される。ロードは先行のストアをパイパスできるが、ストアは先行のロードをパイパスできない。後って、ロードとストアの間には反依 存世は存在し得ない。一つのストアは従来他のストアに対して通常プログラム層 に発行されるので、ストア間には出力依存性は存在し得ない。

従来的には、データ・キャッシュに於いてコードは他のロードに

対してプログラム吸に実行される。当業者の意見ではロードをアウト・オブ・オーダで実行することにより性能の点で得られる利点はないとのことである。その理由は、古いロードによってプロセサに供給されるデータは新しいロードによって供給されるデータよりも計算に必要とされることが多いからである。

上記の概念の詳細は幾つかの刊行物で治じられている。例えば、John L Bennes syその他者、「Computer Architecture A Quantitative Approach」(Korgan K aufaam Publishers, Inc., San Mateo, California, 1990年発行)及びNike Johnson署「Superscalar Microprocessor Design」(Prentice-Hall, Inc., Englawood Cliffs, New Jersey, 1991年発行)(特に第8章、この章の一部分は上に転載されている)。演者とも参照することによって全文が本明細書に組み込まれているものとする。

3)

特选平8-504977

ド・ストア・ユニットはアドレス衝突も実行待ちの書き込みオペレーションも検 出されなかった場合、ロード要求を実行する。ロード・ストア・ユニットは更に データ・パスで構成され、デーク・パスはロード及び1又はストア・デークをメ モリ・システム及び命令実行ユニットの間で転送する。データ・パスは記憶シス テムより返されたデータの位置合わせをし、斯くしてキャッシュの4フー

ド境界と一致しないデータがメモリ・システムから命令実行ユニットに正しいア ライメントで返されるようにする。

図面の簡単な説明

本発明は添付の特許培求の範囲に具体的に提示されている。本発明の上記の、そ して後述の利点の理解を探めるために、次に図面を参照して説明する。すなわち

第1図は本発明が動作するマイクロプロセサ・アーキテクチャlののプロック 図である。

第2回はロード・ストア・ユニット (LSU) 205を含む合合政行ユニット (IEU) 107を示す一般的なブロック回である。

第3回はLSUアドレス・パス220を示すプロック図である。

第4図はLSU205に位置するアドレス衝突プロックを示す概略図である。

第5回はLSUデータ・パス210を示す概略図である。

第3回はキャッシュ線が交差する、位置合わせされていない整数ロードの一例 9元十例である。

第7(a)図~第7(h)図はLSU205の動作の一例を示す図である。

発明の詳細な説明

第1回のおいて、本発明の好適な実施例に基づいて、一般的に100で要わされるマイクロプロセサ・アーキテクチャが配置されている。システム・アーキテクチャ100にはホスト・プロセナ105、キャッシュ制御ユニット及びメモリ (CCU) 110、仮想メモリ・ユニット (YNU) 115、人出力ナブシステム180、メモリ制御及びインタフェース・ユニット120、及びインクリーブ・オペレーション用に権成さ

れたインタリーブド・メモリ・バンク (180a、160b、160C) (以降、主メモリ160と称す) が含まれている。主メモリ160は外部データバス162を介してXCU120に接続されている。本発明はマルチプロセサ環境で動作すると予想されるので、モの場合、他のプロセサもメモリバス162に接続される。

ホストプロセナ105は主メモリ160に於いて各アドレス又は配復場所に格納されているソフトウェア命令を実行する。これらのソフトウェア命令はホスト・プロセナ105にプログラム・カウンタの制御の下にイン・オーダで転送される。しばしば、令令のうちあるものはホストプロセサ105が一つ又は複数の周辺入出力接世135をアクセスすることを必要とする。

■CUI20は一つの回路であり、この回路によってデータ及び命令はCCUI10(D_キャッシュ119と1_キャッシュ118(飲み出し専用))、100150、及び主メモリ160 の間を転送される(沈み出されるか書き込まれる)。#CUI20にはスイッチ・ネットワーク145が含まれ、それにはスイッチ・アービトレーション・ユニット132、データ・キャッシュ・インタフェース・ユニット117、命令キャッシュ・インタフェース回路112、1/0インタフエース回路155、及びボートとして知られる一つ又は複数のメモリポート・インタフェース回路148が含まれる。各ポート・インタフェース

図路148にはポート・アービトレーション・ユニット134か含まれている。
スイツチ・ネットワーク145はマスタ接置とスレーブ接置限の通信の手段である
、スイッチ・ネットワーク120に対するマスタ接置になり得るのはD-キャッシュ
118とし・キャッシュ118、又は1/0コントローラ・ユニット(10U)150である。ス
レーブ装置として機能し得るものは、別えば、メモリ・ポート148又は10U150で
ある。スイッチ・ネットワーク145の機能はCCU 110(1_キャッシュ118及びD-キャッシュ119)と10U150から様々な命令及びデータ要求を受け取ることである。これらのユニットをバス要求者と呼ぶ。これらの要求を受け取った後、スイッチ・アービトレーション・ユニット132及びポート・アービトレーション・ユニット134は要求を優先度に応じて並べ、適切なメモリポートに該す(命令アドレスによる)。ポート148、歳いは場合によっては複数のポート、は次に必要なタ

(16) 特表平8-504977

スに変換する資源として利用する。IPU106に対するオペレーションとは異なり、 YMU115は対応する物理アドレスをバス104を介して18U107に返す。

CCUI10はホスト・プロセサ105と主メモリ160との間のバッファとして使用される。一般的に、CCUI10は小型の、高速メモリで、ホスト・プロセサ105の近例に位置し、最も最近アクサスされたコード又はデータを保持する。CCDI10は、通切であれば物理で

ドレスで定義されたデータ要求が命令及びデータ・キャッシュ118、119から適たされるか否かを決定するという一般的に従来的な高レベルの機能を行なう。命令キャッシュあるいはデータ・キャッシュ118、119へのアクセスによってアクセス要求が確たせる場合、CCU110はデータ・バス101、113を通じてデータ転送を調整し実行する。命令キャッシュ強いはデータ・キャッシュ118、119へのアクセスによってアクセス要求が構たせない場合、CCU110は対応する物理アドレスを近U120に供給する。この場合、物理アドレスの他に、主メモリ160への読み出し又は書き込みアクセスが必要であるかを蔑別するために十分な制御情報、各要求のソース又は行き先キャッシュ118、119、更に要求されたオペレーションが1FU106又は1EU107によって発行された最終的なデータ要求と類述付けられるための遺加の儀別情報がCCU110によって第20120に供給される。

第2図にIEU107のデータ・パスの代表的な高レベルのブロック図を示す。IEU107の目的は最小機の時間で最大数の命令を実行することである。IEU107にはレジスタ・ファイル250、ロード/ストア・ユニット(LSU)205、命令パス(IBUS)225、一式の機能ユニット260、262、230、イミディエト変位パッファ255、セグメント・ペース・ジェネレータ257、及び署多込みパス270が含まれている。LSU205はLSUアドレス・パス220及びLSUデータ・パス210の二つの部分に分かれている。スーパースカラ制御ブロック(図示せず)はデータ依存性検証を行い、必要な機能ユニット260、262、及び230が使用可能であるかどうかを検査することによって、ある命令が発行可能であるか否かを検定する。一旦スーパースカラ制御ブロックが一つの命令を発行するように決定すると、IBUS225は発行される令令が必

要とするデータを検索する(検索はレジスク・ファイル250)パ

イミング四号を生成し、データを外部パス162に送り、あるいはデータを外部パス162から受け取る。

命令フェッチ・ニニット (IFU) 105及び命令実行ユニット (IEU) 107はホスト・プロセサ105の主要な動作権成要業である。IFU108及び120107の機能を確接サポートするためにYNU115、CCU110、及CNCU120が配置されている。IFU108の主要な機能は命令の取り出し、IEU107による実行を待つ命令のパッファリング、そして、一般的に、次の命令の取り出しに使用される次の仮想アドレスの計算、である。各命令は命令パス101を介して1_キャッシュ119からIFU106によって同時に取り出される。命令は「パケット」或いは4個の命令の集合に入れられる。命令集合の転送は削削パス102を介して供給される制御信号によって、IFU106及CCCU114の額で調整される。取り出される命令の仮

型アドレスは1FU制御及びアドレス・バス103を介して1FU106によってWBU115に供給される。VBU115へのアクセスに関する調停の必要性は、1FU106及び1EU107の両者ともVBU115を共通の、共有の資源として使用することから生じる。アーキテクチャ100の好理な実施例に於いて、仮想アドレスの物理ページ内のアドレスを定義する下位ビットは1FU106によって、制御線102を介してCCU 110に直接転送される。1FU106によって供給される仮型アドレスの仮想化上位ビットはバス103、104のアドレス部分によってVBU115に供給され、そこで対応する物理ページ・アドレスに変換される。1FU106にとっては、この物理アドレスは変換要求がVBU115に出された1/2内部プロセナ・サイクル後、制御線111を介してYBU115からCCU110に直接転送される。

一方、IPUIG6によって取り出された命令ストリームは命令ストリーム・バスIG8 を介してIEUIG7に供給される。創御信号は制御線IG9を介してIFUIG6とIEUIG7の 聞でやり取りされる。

IEU107はデータを双方向データ・パス112を介してD_キャッシュ215に格納し、またそれから検索する。100107によるデータ・アクセスの場合、物理アドレス全体が制御パス113のアドレス部分によってCCU110に供給される。180107は700115を、仮想デーク・アドレスを、CCU15への送り出しに適切な物理データ・アドレ

(17) 特表平8-504977

イパス・データ280、232、或いはイミディエト・データ258、259から行われる)。 i8US225は複数のマルチプレクサによって構成され、これらのマルチプレクサが、どのデークが機能ユニット260、262、230に転送されるかを選択する。IBUS2 25は人バスとBバスと呼ばれる一対のパスにデータの転送を行なう。選択されたデータは、結婚能ユニット260、282、230のうちどの機能ユニットがその命令によって使用されるか、或いは現在実行中の命令のオペレーションによって必要とされているか、を決定することによって、人バスかBパスのどちらかのパスに入れられる。

ほとんどの命令の入力及び出力は複数のレジスタ・ファイルのうち一つのレジスタ・ファイルから送られる、つまり格納されている。好遇な実施例では、各レジスタ・ファイル250(例えば、別個の整弦、浮動小数点、減いはブール・レジスタ・ファイル)は32個の実数エントリ254及び8個の一時バッファ252のグループを有する。一つの命令が完了すると(「完了」とはオペレーションが終了し、オペランドはその行き先レジスタに書き込める状態にあることをいう)、その結果は一時バッファ252中の事前に割り当てられた場所に格納される。これらの結果は後に実レジスタ254中の専切な場所に移される。このような効果の一時バッファ252から実レジスタ254への移動は「退避」(retirement)と呼ばれる。一度に複数の命令が退避できる。退避により、コンピュータのプログラムカウンタを含めて、マシンの「公式な状態」の更新が行なわれる。

命令は「バケット」と呼ばれる4個のグループ毎に命令デコードFIPO(first-in-first-out)先入れ先出し方式)レジスタ・スタック記憶技匠(図示せず)(本明細書では命令ウィンドウと呼ぶ)を介してIFUIO5からはUIO7へ送られる。パケットはロード、ストア、及び2個の実行ユニットで構成される4個のユニットに分

解される。パケットがこれら4 旬のユニットに分解された理由はシステム100は ロード、ストア、現行の各オペレーション又はそれら全ての組み合わせを実行で きる命令を使用して動作するからである。従って、本発明はこれら三つの場合の 全てを処理できるパケットを供給するものである。 IBIIOTは一度に4個のパケットの命令までデコードしスケジュールできる。命令ウィンドウは全部で16個の命令を4個のパケットに格納する。IEUIOTは命令ウィンドウを検査し、各サイクルごとにIEUIOTは命令ウィンドウから及大数の命令を発行しようとする。一旦1個のパケット中の全ての命令が実行され、それらの結果がプロセサのレジスタ・ファイル250に格納されると、そのパケットは命令ウィンドウからフラッシュされ、次に新しいパケットが命令ウィンドウに格納される。

一旦その命令が発行されると、レジスタ・ファイル250中の語レジスタがアクセス可能となる。一等レジスタ252は先行の命令によって生成されたデータに対してデータ依存性を持っていた命令が実行されるとアクセスされる。レジスタ・ファイル250からのデータはデータ線254を介して13LS225に転送される。

DAFU230はLSU205によって使用される32ビットのリニア・アドレスを計算する。DAFU230では多数の異なったアドレス指定モードがサポートされている。 2 サイクルを必要とするデータが4 ワード境界を過える場合、そのデータの最初と最後のアドレスはDAFU230によって計算される。アドレスを形成するために 4 個までのコンポーネントが加算される。すなわち、セグメント・ベース、ベース・レジスタ、スケールド・インデックス・レジスタ、及び変位値、の 4 個のコンポーネントである。セグメント・ベースには目的のメモリ・セグメントの開始アドレスが今まれている

ベース及びインデックス・レジスタはレジスタ・ファイル250中のどの32ビットレジスタであっても進わない。インデックス・レジスタはそれを1、2、4、又は8で操算することによってスケールされる。変位値は命令中に存在する定数値(イミディエート値)である。これらのフィールドのうちどのフィールドも省時可能であり、新くしてアドレス演算に於ける最大限の自由度が得られる。セグメント・ベースはセグメント・レジスタ・ブロック257から得られる。セグメント・ベース・ジェネレータ257はデータが如何にしてメモリ中で分割されているかを示す一つの個を生成し、この値をデータ線260を介してDAPIC230に転送す

る。安位はイミディエート安位パッファ255から得られる。イミディエート要位

(20) + 特表平3-504977

データ・パス210は書き込みパス270、CCU110、0APU210、及び19US225とインタフェースする。LSUの三つの主要なタスクは(1)アウト・オブ・オーダのキャッシュ要求の処理、(2)アドレス衝突の検出、及び(3)データの位置合わせである。各合令パケットは同一のアドレスに対するロード及びストア(その間に他のオペレーションが含まれることもある)、ロードのみ、ストアのみ含むことができる。或いはロードもストアも含まないこともある。従って、LSU205は最大4個のロードと最大4個のストアから選択することができる。本発明の好速な実施例で使用される命令セットはCISC型命令セットで、それによって次のよう

な複雑なオペレーションが可能となる。

- a) R1<-R1+(R2+ (R3*2) +3)
- b) [R2] (-{R2]OR R4

但し、[x]はアドレス×に存在するメモリ・オペランドである。好選な実施例に 於ける命令デコード・ユニット(図示せず)はこれらのCISC型命令を次のように RISC型シーケンスに分解する。

- a) LOAD[R2+ (R3=2) +3]->Temp Register
 Bxecute R1+Temp ->2t
- b) LOAD[R2]->Temp Register
 Execute Temp OR R4->Temp Register
 STORE Temp Register to address[R2]

このどちらの場合でも、DAFUZ30はメモリ・オペランドのアドレスを計算するが、ロード及びストアは同じアドレスを共存しているので1個の命令パケット当たり一つのアドレス計算だけが必要である。CISC型命令をRISC型命令にデコーディングすることについての説明に関しては1992年3月31日出願の米国特許出願番号リ7/857、599(代理人整理音号SPO32)「CISC型からRISC型命令への変換のためのアライメント並びにデコーディング」(CISC to RISC Instruction Translation A lignment and Decoding)を参照されたい。当該出題の開示を参照することによって本出題に含まれているものとする。第3弦にLSU205のアドレス・パス220の詳細なプロック図を示す。ロード命令は命令ウィンドクから発行され、IEU107に

バッファ255はイミディエート・データを線265を介してDAFU230に転送し、また もれぞれデータ線258及び259を介してLBUS225に転送する。DAFU230及びYMU115は LSU205に全てのロード及び/又はストア要求を供給する。LSU205はこれらの要求 を処理し、後に全ての要求されたデータを書き込みバス270に返す。書き込みバス270はマルチプレクサの集合で成り、マルチプレクサは優先度スキームの基づ いてどのデータがレジスタ・ファイル250にラッチするかを選択する(例えば、L SU205によって供給されるデータ又は機能ユニット260或いは262によって供給さ れるデータ)。そのデータは銭275、276を介して書き込みバス270からレジスタ ・ファイル250に転送される。ロード及び/又はストアからのデータは常に最高の 優先度を与えられる。時折、2個の命令が連続して発行され、それらが相互に依 存している場合、LEU107はそのデータをやジスタ・ファイル250に格納すること をバイバスし、それを直ちにIBUS225にラッチしようとする。これはデータ線280 、281を介して達成できる。従って、データを待つ質額は、そのデータがレジス タ・ファイル250の中を適遇するまで待ってサイクルを適費しなくてすむ。

データ線275、276からのデータも又、一つの命令が実行オペレーション及びストア・オペレーションを伴う場合、LSDデータ・バス210に直接供給される。ロード及び実行オペレーションが行なわれた後、ストアを行うためにデータはLSDデータ・バス210に直接供給できる。新くしてストア・データを得るために一時レジスタ・ファイル252をアクセスする手間が省け、従って命令の実行時間の増大につながる。

LSU205の主な目的は可能な限りCCU110にロード要求をアウト・オブ・オーダで行い、ロード・データをなるべく遠く1EU107に返すことである。ロード・オペレーションはアドレス衝突がなく、各き込み実行待ちが存在しない時のみ実行できる。アドレス衝突が発生するのは、古い命令がまだ書き込み中の記憶場所に於いて波み出しが要求された時である。書き込み実行待ちとは、古い命令が格納オペレーションを要求したがストア・アドレス計算がまだ行なわれていないことである。LSU205はデータ・パス210とアドレス・パス220という二つの部分に分割されている。アドレス・パス220はDAFU230、YEU232、及びCCU110とインタフェースし、

(21) 特表平8-504977

よってアウト・オブ・オーダで実行されるが、ストアは常にイン・オーダで発行される。ロード及び/又はストア用のアドレスは、全てのオペランドが有効で且

つDAFU230かアドレス計算に使用可能になりしだい計算される。DAFU230から物理 アドレスを受け取る前にLSU205はキャッシュ要求を行うことができるが、次のクロックサイクルまでに物理アドレスがDAFU230からもYNUTiSからも来ない場合、キャッシュ要求は取り消される。その場合、キャッシュ要求は後に再発行されればならない。

各令令パケット当たり1個のアドレスのみが必要で、そのアドレスはロード・アドレスとストア・アドレスの両方として機能する。各令令パケット当たり、2個の32ビット・アドレスはアドレス・パッファ310~313のうち一つに格納される。すなわち、アクセスの最初のパイトが一つのパッファに格納され、アクセスの最後のパイトが到のパッファに協納される。下位12ビットがDAFUI30で準備されると、これらのピットは一停パッファ305にラッチされる。上位20ビットがDAFUI35で準備されると、次のサイクルで全ての32ビットは通切なアドレス・パッファにラッチされる(すなわち、Address 1又はAddress 2)。アドレス計算は合令の順序で行なわれず、レジスタ依存性が解消した特行なわれる。アドレス変換の後、有効ビット(図示せず)が令今のアドレス・パッファ310~319に登定され、アドレスが有効であることを示す。両方のアドレスは二つの風由で保持される。すなわち、アドレス需要の検出とページ交通用のキャッシュ要求である。

IPUI06によって使用されるアドレスが仮想アドレスであるのに対し、LSI205によって使用されるアドレスは物理アドレスである。IPUI06は、CCUI10とYWI115間の調査によって物理アドレスが生成されるのに放存しつつ、仮想アドレスに対して動作するのに対し、IZUI07ではLSV205が物理アドレス・モードで直接動作することが必要である。この条件が必要である理由はオーバラップする物理アドレスのデータ・ロード及びストア・オペレ

ーションを伴う、アウト・オブ・オーダで実行される合合が存在する場合、デー タの保金を保証するためである。データ保金を保証するために、デークがストア 命令によって供給された場合、LSU205はストア命令がIEUIOTによって退避されるまでそのデータをパッファリングする。従って、LSU205によってパッファリングされたストア・データはLSU205にのみ一意的に存在することがある。同一の物理アドレスを実行済みではあるが未だ退避されていないストア命令として参照する複数のロード命令は、ストア命令が実際に退避されるまで選らされる。その時点で、ストア・データはLSU205によってCCI110に転送可能となり、次に、CCIのデータ・ロード・オペレーションの実行によって直ちに再びロードされる。

上述の如く、MAFU230によるアドレス計算は1クロック・サイクルで起こり、YMU 132によるアドレス変換は次のクロック・サイクルで起こる。アドレスがロード 用のアドレスであるならば、キャッシュ要求が行われる。一方、アドレスがストア用のアドレスであるならば、格納を行う前にLSU205は退速信号が送られて来るのを持つ。ロード要求はCCU110に対してアドレス計算の最初のサイクルでも行なえる。この時点ではアドレスの下位12ビットがCCU110に送られ、上位20ビット (ページ番号を扱わす)はアドレス変換の後、次のサイクルでCCU1(10に送られる。ロード・ストア・アドレス・パス220が使用可能な場合、線330を介してイミディエト要求をキャッシュ110に対して行なうことができる。現在、ロード・ストア・アドレス・パス220には実行待ちのロード及び/又はストア・アドレスは存在しないので、アドレス衝突の可能性も書き込み実行行ちの可能性も全く存在しない。従って、直ちにキャッシュ118に対して要求を行なえる。

プロック340には複数のマルチプレクサが含まれているが、このブロックはアドレス・パッファ310~313からキャッシュ要求用のアドレスを選択するために使用される。

LSU205はキャッシュ110に対して要求を行なうためにアドレス・パッファ310-313 (即ち、予約ステーション)を使用する。4個のアドレス・パッファ310-313 (予約ステーションとも呼ばれる) は中央命令ウィンドウ (図示せず) に含まれる 4個のパケットに対応する。18U107がデコード・ユニット (図示せず) から新しいパケットを要求すると、アドレス・パッファ310~313のうち一つが予約される。アドレス・パッファ310~313は命令番号に従って刺り当てられる。最も若い (

(24) 特提平8-504977

オペレーションの内是大のオペランドがマスキング制御のために使用される。各アドレスから、0~4個の最下位ビットがマスクされる。その原、回路400はアドレス・バッファ410~413の各バッファごとに1回、つまり合計4回復写される(第4回にアドレス・バッファ310のアドレス衝突検出プロックを示す)。

各ロードの最初のアドレス405、406がアドレス407~418のうち1対おきに比較される。2個の比較の結果とその有効ビット419~424間でANDがとられ、その後全部で32がとられ、その結果アドレス・マッチ430a、433b、433cが生成される。アドレス・マッチ430は次に命令番号比較425~427及びストア・ビット431~433とANDがとられ、その結果衝突チェック450a、450b、450cが生成される。命令番号比較425~427は二つの命令団の比較的

新しさを示す。例えば、命令番号比較425はアドレス・バッファ310中の最初の命令と、アドレス・バッファ311中の最後の命令との間の比較的新しさを示す。第2命令が第1命令よりも古ければ、衝突は存在しない。これら3個の衝突検査はORがとられて、検査を受けている特定のロードのアドレス衝突信号460を生成する。

アドレス衝突の検出に於いては、各ロードの開始(第1)アドレスが各ストアの第1及び第2アドレスと比較される。一つのロード又はストア・オペレーションは1~10パイトまでのどこかをアクセスするので、衝突が検出されることを保証するためにそれらのアドレスのうち幾つかがマスクされる。このようなマスキングは信号470~475で行なわれる。二つのアドレスが相互に比較される前に、最下位ビットのうちビットの、2、3、又は4がマスクされる。マスクされたアドレスが全く一致する場合(等しい比較)、アドレス衝突の可能性がある。マスクされるビットの数(0、2、3、4)はアドレスが比較されているその二つのアドレスのオペランドのサイズ、モレて第1アドレスの最下位の2ピットによって異なる。第1アドレスの最下位2ピットが使用されるのは、間違って検出される研究の数を制限するためである。マスキングに於いて、最大のオペランド・サイズは次のように使用される。

最新の)命令を示すための履歴ポインタが契析される。この時点に於いて、命令がロード、ストア、その両方を伴うものであるか、あるいはそのどちらも伴わないものであるかが判明する。また、ロード及び/又はストアオペレーションで使用されるデータのサイズも判明する。対応する命令がIDIIOTによって過避された時に、アドレス・バッファ310~313は割り当て解除される。割り当て解除の後、新しい命令パケットがデコードユニット(図示せず)から受け取られる。ロード・パイパス及びアウト・オブ・オーダ・ロード実行を使用するためには、ストアに対するロード依存性(アドレス衝突)を検出する必要がある。ロード依存性はアドレス衝突または実行待ちのストア・アドレスのよって示される。ロード依存性はアドレス衝突または実行待ちのストア・オペレーションを要求した記憶場所でロード・オペレーションが要求された時である。アドレス衝突の検出には、ロードの最初のアドレスが各先行ストアの2個のアドレス(最初と最後)と比較される必要がある。アドレスの最後のパイトとのこのような比較が必要なのは、ストアが4フード・ページ境界を超えたり、位置合わせがなされていなかったりするからである。アドレス・ビットのマスキングは偽の

依存性検出を最低限に抑えるためにデータのサイズに応じて行なわれる。ロード・データが4ワード(64ビット)境界からはみだすと、好達な実施例ではそのロード・データにはロード依存性があると仮定される。その理由は、ロードの第2アドレスを各ストアの二つのアドレスと比較するコンパレータが存在しないからである。一つの衝突が検出されると、ロード・オペレーションはその衝突しているストア・オペレーションがCU110に送られるまで待たなければならない。実行待ちのストア・アドレスとはストアのアドレスが未だ有効でないということを意味する。従って、そのアドレスが判明するまでロード依存性の存在が仮定されるのである。

第4回に、LSU205によって使用されるアドレス衝突プロック400の概略図を示す 。アドレス比較論理による二つのアドレスの比較は最下位ビットのビット0ー4が マスクされた後行なわれる。マスキングの後、アドレスが全く一致するならば、 これら二つのアドレスの間に衝突が存在することになる。各比較ごとに、二つの

(25) 特表平9-504977

オペランド・サイズ マスクするピット放 1パイト 0ピット・マスク

2パイト アドレスが0で共わる場合、1ピットマスク アドレスが01で終わる場合、2ピットマスク

アドレスが川で終わる場合、3ピットマスク

4パイト アドレスが00で終わる場合、2ピットマスク

アドレスが1人は10で終わる場合、3ピットマスク

8パイト 3ピットマスク

10パイト 4ピットマスク

更に、ロード・オペレーションが4 ワード境界を越えるたびに、アドレス衝突が 発生していることが仮定される。その理由は、ロードの最初のアドレスだけがストア・アドレスと比較されるので、アドレス衝突が検出されないことがあるからである。ハードウェア中で使用されるコンパレータの数を二倍に増やすことにより、この創約は削除できる。ストア・アドシスが4 ワード境界を越えることがあれば、アドレス衝突は検出される。

マスキングの必要性を次の幾つかの例で示す。 (下記の全ての数字は二進数である)。ロードのアドレス2は衝突検査の目的で使用されないので、アドレス2は 省略する。

PII:

ロード・アドレス1001がマスクなしに1000及び1011と比較された場合、ストアが パイト1000、1001、1010、及び1011に書き込んだとしても衝突は検出されない。 2 何のLSBがマスクされていれば、禁臭は次のようになる。 オペレーション

アドレスト アドンス2

LOAD STORE _1000

...2000

_.1000

912:

アドレス1 アドレス2 サイズ マスク

LOAD

...0100

4パイト ユピット

STORE

...0001

...1000

8パイト リピット

3個のWSBがマスクされていれば、下記のアドレスが生立され、アドレス衝突が

オペレーション

アドレス1 アドレス2

WAD

...0000

STORE

...0000 ..1000

2個のLSBだけがマスクされているならば、下記のアドレスが生成され、アドレ ス衝突は検出されない。

ナベレーション LOAD

アドレス 1 アドレス 2 ...0100

22028

...0000

..1000

前述の如く、LSV205はキャッシュ要求を必要とする最大4個のロード命令と最大 4個のストア命令のウィンドウから選択を行なうことができる。これらのロード 及びストアはCCU116に対して互いに融合し、組合するロード及びストア間の選択 は下足の如く行なわれる。

ストア命令は、単に他のロード及びストアだけではなく、全ての命令に対してプ ログラム順序で行なわれなければならない。ストア要求はストア命令を退避する 信号がIBUI07から送られた段階でCCUI10に発行される。この信号は、全ての先行 命令が終了し、それらの命令では例外も、超って予測された分岐も無かったこと を知らせる。ストア命令をこの信号よりも早く行なうことは不可能である。その

> (28)特选平3-504977

筋止できる。このようにして、ほとんどのロード・オペレーションが、まれに発 生するキャッシュ不可能なロードでの不正なオペレーションを生成することなく 、バイパスを利用できるようになる。このような機械はまたメモリ変更以前に例 外が発生しないことを保証するためにも必要である。一つのロードが一つのスト アに対して依存性を持たない場合、「ストアのロード・バイパス」が発生する。 各ロードはページ・キャッシュ使用不可(page-cache-disable)及びページ・ラ イト・スルー (page-raite-through) という2個のビットと対応している。これ らのビットはYNULIS又はIEULO7から得られるビットである。

ストア・データは二ケ所のうちの一つから生成される。第1に、それは64ピット 養敵ストア中に養数データ・パス上でLSU205に直接発行できる。第2の方法は整 徴及び停動小数点機能ユニットによる結果を監視 (スヌーピング) することによ って行なわれる。これは通常の「実行後格納」シーケンスをサポートするために 行なわれる。このシーケンスでは一つの命令の実行の結果はその命令のストア・ データである。そうすることによって、"(R2)([R2]OR R4"のようなCISC型合今 の結果が、その命令が明示的にLSU205に発行されなくても格納されるようになる

LSU205はサイクルごとに一つの要求だけをCCU110に対して行なうことができ、そ の場合ストア・オペレーションが優先される。書き込み制御がLSU205に対し、こ の命令は退避可能であると通知すると道ちにストア・オペレーションはCCU110ド 送信される。次の優先度はアドレス・バッファ310~313に有効なアドレスを

持ち、アドレス衝突も実行持ちの書き込みも持たない、最も古いロード・オペレ ーションに与えられる。命令間の比較的な新しさはバッファの位置とバッファ・ ポインタの個で決定される。最後に、DAFV230から送信された新しいロードが優 先度を持つ。この最後の場合、アドレス衝突及び実行待ち響き込みは要求が行な われるまで検査されず、そして必要ならばロード要求は取り描される。

時折、キャッシュ・ミスが起こる。ストアの場合、CCJ110はこのような事類を処 埋し、その結果LSV20Sはキャッシュ・ミスの影響を全然受けずに済む。ロードの 場合、LSU205はキャッシュ・ミスについて通知を受け、データが返される前に選 理由は、ストアはマシンの状態を非可逆的に変更するので、例外も分岐も発生し なかったことを確認することが重要であるからである。データ・キャッシュ119 の使用の目的では

ストアはロードに優先する。その理由は、ストアの連延はパケットの退避の選延 をもたらし、従って命令デコード・ユニット(図示せず)からの次のデコード法 みパケットの受理を選らせるからである。

ロードが先行ストアに依存しない役り、ほとんどのロード命令はアウト・オブ・ オーダで発行できる。これの例外は、メモリ・マップされた1/0からの数み出し のような、副作用を持つロードである。本発明の好道な実施例ではメモリ・マッ プ入出力(1/0) サプシステムが使用される。ある種の1/0デバイスは読み出しに よってアクセスされるとその状態が変化する。例えば、ある種のPIFOパッファは 次のデータ項目に頑否を付けて、その結果ある種のデバイス状態レジスタは自動 的にクリアされる。このようなシステムに於いては、ロード・パイパスは危険な オペレーションである。誤って予測された分枝、或いは例外のために、パイパス されたロードが舞って発行されることがある。そのようにパイパスされたロード がシステム状態を不正に変更するような事態が生じてはならない。

この問題を解決する方法はこれらの要求がイン・オーダで行なわれるようにロー ド/ストア・ユニットを構成することである。ロード/ストア・ユニットでは、キ ャッシュ要求で要求されたデータがキャッシュ可能であるか否かにかかわらずキ ャッシュ110に通知を行なう機構が用意されている。この機構によって、プロセ サはこのデータがライト・スルーである。つまりキャッシュ可能である。とキャ ッシュ110に通知することができ、また直ちにメモリはライト・スルーを行なう べきであると通知する。システムの状態を衝更する外部施みだしアクセスはこれ らのキャッシュ不能アクセスのサブセットであるが、上記の問題は、このデータ はキャッシュ不可能であるとのキャッシュ110への通知に関連して

イン・オーダの要求を行なうことによって解決される。従って、ロードパイパス を完全に回避するかわりに、プロセサはキャッシュ不可能なロードのパイパスを

> (29)**会表平9-504377**

延が起こる。LSD205は次にキャッシュ・ミスの発生をIZD107に通知し、その結果 このデータを待っている命令は取り消される。

目的のデータがキャッシュ・ライン検罪を越えると、ロード・オペレーションに 対して2個又は3個のキャッシュ・アクセスが必要になります。これらの要求は 連続して行なわれ、1サイクル当たり一つの要求が行なわれる。好選な実施例に 於いて、一つのキャッシュ・ラインの悩は8パイトで、QQQで終了するアドレス に位置合わせされている。3個のキャッシュ要求が必要とされるのは[1]で終了 するアドレスで始まる80ビット・データの場合だけである。このデータがデータ ・キャッシュ119から返される場合、ロード・アライナ550(第5回を参照して下 紀に説明する)が配置され、このデータのシフトとラッチが行なわれる。

ほとんどのロード/ストア・ユニットはデータが行き先レジスタに入るようにそ のデータをゼロまたはサインで依張するが、本発明の好適な実施例では、行き先 レジスタの初期値が保持され、その一部のみが変更される。勿論、これは8又は 16ピット長の整数

ロード・データの場合のみ意味がある。レジスタの初期の内容はアドレス計算の 特点でLSU 205に送られ、次にデータ・キャッシュ!19からのロード・データは初 類位データとマージされる。

第 5 図にLSU整数データ・バス210の優略図を示す。LSUデータ・パス210はコード 及び/又はストア・デークをCCU110及びIEU107間で転送する。ロード・オペレー ション中に、データは終290を介してデータ・キャッシュ119からLSUデータ・パ ス210に入り、ストア・オペレーション中には線275、276、277を介してIEULO7か ら入る。データ線275及び276は32ピット・データを書き込みパス270を介して機 能ユニット260及び262からLSUデータ・パス210に供給し、線282は有効アドレス 又ははマージされたデータを供給する。有効データがLSIデータ・パス210へ供給 されるのは一つの命令の結果が、そのアドレス・コケーションに存在するデータ ではなく、アドレスそのものである場合である。ストア・データ銃516は64ビッ ト・データをLSUデータ・パス210に供給する。データはデータ級290または292を 介してデーク・キャッシュ119又は1四107のいずれかにそれぞれ返される。

データ・バッファ520~528は、データ・ギャッシュ119への或いはデータ・キャッシュ119からのデータ転送中、ロード及び/叉はストア・データを保持するために配置されている。各データ・バッファ520~528及びアドレス・バッファ310~3 13の間に1対1の対応が存在する(そしてこれらのアドレス・バッファ及び4個の命令パケットとの間にも1対1の対応が存在する)。各アドレス・バッファ310~313にはLSUデータ・パス210中に2個の対応するデータ・パッファか存在する。すなわち、整数ロード及び整数ストア・データ(8パイト)520~526に対して一つのデータ・バッファと、厚動小数点ロード及びストアのデータ(10パイト)540~546に対して一つのデータ・バッファと、厚動小数点ロード及びストアのデータ(10パイト)540~546に対して一つのデータ・パッファである。本発明に於いては、浮動

小数点演算用に一つの別個のLSUデータ・パスが存在する。浮動小数点データ・パッファ540~546の動作は整数データ・パスに関して説明された動作と同一である。一つの命令は整数命令或いは浮動小数点命令のいずれかであるので、この二つのユニットは他運的に连続されていなくても権力ない。以下に、整数データ・パッファ520~526の動作のみを詳しく説明する。

制和第581及び587はデータ・フローをそれぞれマルチプレクサ560及び565を介して制御するために配置されている。又、制御級582及び586はデータ・バッファ520、522、524、及び526へのデータ・フロー、そしてデータ・バッファ520、522、524、及び526からのデータ・フローを制御するために配置されている。

ロード・オペレーションに於いては、データは韓290を介してデータ・キャッシュ119からLSUデータ・パス210に入る。ロード・データはアライン・プロック550に入り、アライン・プロックはデータの位置合わせを行ない(下起の放明を参照されたい)、位置合わせされたロード・データをマルチプレクサ530~536に転送する。位置合わせされたロード・データは次に、どの会令がデータを要求したかにより、データ・バッファ520~526の一つにラッチされる。ストア・オペレーション中、ストア・データはデータ強275、278、277を介して150107からLSUデータ・パス210へ入り、その後、データ・バッファ520~525のうち適切なデータ・パッファにラッチされる。

ロード及び/又はストア・データのうちのどちらかがデータ・バッファ520~526

(32) 特表平3-504977

ていないアドレスを有することは次のような影響を及ばす。つまり、(1)ストア に対するロード依存性検出のためにさらに別のハードウエアが必要である。(2) データがページ境界を組えるとアドレス変換が2回必要になる。(3)1回のロー ドに対して複数のキャッシュ・アクセスが必要になる。

COULIOによって返されたロード・データの長さは8パイトであり、それはデータ・パッファ520~526中の適切な位置に位置合せして格納される必要がある。時には、完全なロードができあがるまでに2叉は3のデータ集合が返されねばならない(別えば、二つ以上のキャッシュ・アクセスが必要な時)。更に、これらのデータ集合がアウト・オブ・オーダで返される場合があるので、特別な措置が必要である。

整数データの位置合わせは8個の8入力マルチプレクサ(8ビット個)を使用して処理される。各マルチプレクサはデータ要求の1パイトに対応する。CCUIIOからロードされた8パイトのデータのうちどのデータが適切なデータ・バッファ520〜526にラッチされるべきかを決定するために8ビットの選択線が使用される。更に、デーク・バッファ520〜526はどのパイトが上書きされるべきかを制御するためにパイト・イネーブルになる。

第6図にキャッシュ減交差を持つ位置合わせされていない整数ロードの1例を示す。この例では、アドレスXXXXXXXX5から4バイトのロードが要求されているが、このロード要求はキャッシュ級からはみだすので、その結果2個のロード要求が必要とされる。最初のキャッシュ要求がデータを返した後、データはロード・ア

ライナSSOに転送される。ロード・アライナSSOは登後の3パイトをバイトりまでシフトし、その後、最後の3パイトは適切なデータ・バッファ520~S25にラッチされる。データ・バッファの最後のパイトはストアによって上書きされない。一旦第2のキャッシュ要求のデータが基されると、翌示されているようにキャッシュ数の最初のパイトがデータ・パッファの最後のパイトにラッチされる。更に、この例ではキャッシュ線はイン・オーダで返されるが、それはどの概序で退されても権わない。

にラッチされると、そのデータは練290を介してデータ・キャッシュ118へ、或い は練292を介してIEDへのいずれかに送られる。 4 個のデータ・パッファ520-526 はデータをマルチプレクサ580、585に供給し、次にこれらのマルチプレクサは

LSUデータ・パス210から転送されるべき遺切なデータを選択する。

しばしば、ストアを含む命令の結果は主メモリ260に格納されなければならない。 従って、命令の英行の後、その結果はデータ薄275、276を介してLSUデータ・パス210に直接書き込まれる(最初に結果をレジスタ・ファイル250に格納するのではなしに)。LSUデータ・パス210は命令の追避信号を受け取るまでデータを選切なデータ・バッファ520~528に保持する。

定期的に、一つの特定な合合は一つの行き先レジスタ全体に格納を行なわないようになっている。この場合、「マージ・データ」がデータ線282を介してLSUデータ・パス210に供給される。例えば、一つの合合が8 ピットだけを行き先レジスタに協納したいが、残りの24ビットをレジスクに保存したい場合、マージ・オペレーションが行なわれる。従って、データ線282は行き先レジスタの初別値(すなわち、マージ・データ)をLSUデータ・パス210に供給する。マージ・データ(すなわち、行き先レジスタの内容)は適切なデータ・パッファ520-526にラツチされる。次に、新しい(ロード)データが線290(2)を介してキャッシュから戻され、アライン・プロック550に入る。アライン・プロック550はデータの位置合わせを行ない、それをマルチプレクサ530〜536に供給する。ロード・データは次に、マージ・データを保持している同じデータ・パッファ520〜526にラッチされる。一旦全てのデータがアセンブルされると、それは適定な記憶場所(すなわち、データ・キャッシュ119又はレジスタ・ファイル250)に収送可能となる。従来のロード・ストア・ユニットでは普通、アドレスが特定の境界に位置合わせ

タ・アクセスでは000で終わるアドレスがなければならない。しかしながら、好 適な実施例のコンピュータ・アーキテクチャによって8、16、32、84、又は80ピット・データの位置合わせされていないアクセスが可能になる。位置合わせされ

されなければならない。例えば、32ビット・デー

(33) 特表平8-304977

浮動小数点データ位置合わせは整数位置合わせら同じ働きをするが、浮動小数点 データ位置合わせの場合、19種の8入力マルチプレクサが使用される。

LSUZOSではロード・フォワーディングはサポートされていない。ロードがストア に依存する場合。そのロードはロード要求を行なう前に、ストア・データがキャ ッシュに書き込まれるまで待たなければならない。しかし、本発明の設計では、 本質的にロード・フォワーディング機構の実現を選止するような制約はない。当 業者にとって、ロード・フォワーディングを実現するために必要なハードウェア 変更を行なうことは容易であろう。

LSIZOSの好適な実施例では多重処理現場がサポートされている。各命合はロード及び/又はストア以外に、ロック或いはアンロック・コマンドを含むことができる。これらの信号はキャッシュに送られ、キャッシュはデータをロックし、メモリ及び入出力サプシステムに同じことをするように通知を送る。ロック又はアンロック・コマンドが命令ウィンドウに存在する場合、ロードはそれらの命令の順序と同じ順序で行なわれなければならない。すなわち、後娘のロードは最初にロック/アンロック・コマンドを伴うロードを先ず行なわないと実行できない。

LSU205のオペレーション例

表人にLSU205のオペレーションを示すサンプル・プログラムを示す。プログラムはインテル486 (Intel 486) の表配法で記述されている。3個のレジスタが使用され、それらはeax、ebx、そしてecxとラベルされている。ロードされ、ロード及び/又はストアされるデータは32ピット幅のデータであると位定される。プラケットにアドレス・ロケーションを示す。

- (1) may ebx, (ecx)
- (2) dea cha
- (3) or (cax).cbx
- (4) (sizc_16) mov cba,[caa+3]

このコードの最初の行では、アドレスecxに格納されたデータがebxに多される。

従って、この合合は一つのロード・オペレーションである。第2の命合ではレジ スタebxにある値が減少され、この命令ではロードもストアも行なわれない。第 3の命令はアドレスexxに格納されたデータ及びデータebxに対して倫理和をとり 、結果を[eax]に格納する。従って、このオペレーションではロードとストアの 国方が行なわれる。最後に第4会令ではアドレスeaxt3に格納された16ビットの データがebxに移動される。従って、この命令ではロード・オペレーションが行 なわれる。

このコードが実行される前に、下記の値(全て16進法で表記)がレジスタ及び メモリに含まれていると仮定する。

aax-0000_0100 [0100]-0000_4321 (0104)=FFFF_FFFF ecx=0000_1201 [1200]=6500_GIFF [1204]=PPPP_FP87

表人の命令の実行の結果を表Cに示す。

may obs. (ccs)

PRX <-- (1201)-8765_0001

dec ebs

EBX <- \$765_0001-1 = \$765_0000

Or (Cax), cbx

(EAX) <-- 0000 4321 or 8765 0000-8765 4321 (SIZE_16) mov cbs. [cas+3] EBX <--[0100+3]=(0103]=FF87->8765_FF87

次に、表入の命令の実行の結果の詳細を説明する。

第7(a)図から第7(h)図において、LSU205の代表的な例を示す。各切は一つのサイ クルを表わす(例えば、第7(a)はサイクル1を表わし、第7(b)図はサイクル2を 表わす)。4個のアドレス・パッファ310~313、及びロード701、ストア702、及 び有効ビット717が図示されている。更に、衝突ビット710、実行待ちビット715 、及び要求されたデータのサイズ指定705が图示されている。アドレス0100から0

(36)

特表平8-504977

ドレス2(address2)に入れられる。これらのアドレスは資方とも勿論アドレス ・バッファ310中に存在する。両方のレジスク (address1 及び address2) は有 効なアドレスを含んでいるので、両方の有効ビットが設定される。address I及び address2が異なった時点でアドレス・バッファ310~313にラッチされることも可 能である。これが発生するのは、VMUI15からの変換を2回必要とするページ・ク ロシングが起こった時である。

第3の命令は「or [eax], ebx」である。第3命令に関する(IED107から送られ る)情報はアドレス・パッファ312に対応する適切なプロックに入れられている 。QR命令はロード及びストア・オペレーションを必要とするので、関方のピット とも適宜に1に数定されている。要求されたデータの長さは32ビットで、ブロッ ク705に示されている。更に、第3命令に対応するロード/ストアのアドレスはブ ロックT70に示すようにDAFU230から供給される。そして、プロック730に示すよ うに、このデータに対してキャッシュ要求が行なわれる。

更に、第2サイクル中に、第1命令用に要求されたデータはキャッシュから検索 され、データ・レジスタ528に格納されている。しかし、プロック730に示される 、返されたデータは位置合わせされていないデータである。CCUJ 20はアドレス12 00で始まるデータのブロックを返したが、命令が要求したデータは1201で始まる 32ビットのデータである。従って、ブロック750に示すように、データは位置合 わせされなければならない。返されたデータはLD-ALIGNを90000010に設定するこ とによって2ピット分シフトされ、最初の32ピットのデータはBYTE_SELによって 選択される。第7(c)図に於いて、プロック770に示すように、次のアドレスがDAF U230によってLSU20Sに供給される。第3命令に対応

するアドレスはアドレス・パッファ312にラッチされる。有効ビット717の両方の ピットが設定される。第1命令がそのオペレーションを完了したので(すなわち 、データがCC0110から返され、IEU107に送られたので)、今や有効ビットがリセ ットされている。(バケット番号が4にリセットされているのは例示の目的のた めである。好達な実施例に於いては、ポインタが命令の比較的新しさを管理する ために使用される〉。第3命令ではeaxに格納されたアドレスの取り出しが必要

107及びアドレス1200から1207のカレント・メモリ内容は参照番号780として示さ れている。プロック730にカレント・キャッシュ要求を示す。プロック740はデー タが(そのようなデータが存在するならば)CCU11Gから最近返されたことを示す 。プロック760はVm0115から返されているアドレスを示し、プロック770はDAFU23 Cから返されているアドレスを示す。

コード及びストア・ビットはイン・オーダで設定されるが、各アドレスはLSU205 にアウト・オブ・オーダで供給されても構わない。ブロックでOに、返されたデ ータが如何にして物理的に位置合わせされるかを示す。

第7(a)図に於いて、最初の命令は「nov ebx, [ecx]」である。最初に、ecxに答 納されているデータはLSDアドレス・パス220に転送されなければならない。erx に格納されているアドレス、つまり1201はDAFU230から一時アドレス・パッファ3 Q5に転送されるが、このアドレス全体は必要でない。最初の12ビットと最下位の 3ピットが一時パッファ305に転送される。その理由は、上位20ピットはDAFU230 からYMU115に転送されるからである。zovオペレーションにはロードが伴うので 、パケット0に於けるロード・ピットは1に設定される。要求されたデータは32 ビットである (ブロック705の011によって示されている)。

これはLSU205中のアドレスの第1集合だから、プロック730に示すように、アド レス情報は機別子(id)と共に直ちにCCUllOに送られる。LSU205は機別子に基づい て、基されたデータがどの命令と対応しているかを決定する。LSU205に転送され るためにアドレスがVNU115によって変換されるのをLSU205が持っている間、一時 レジスタ805が使用される。

第2命令の「dec ebx」は「アドレス・パッファ・キューに入れられる。decオペ レーションにはロードもストアも伴わないので、アドレス・パッファS11に対応 するロード・ビット701とストア・ビット702の両方が0に設定される。ロードも ストアも必要でないので、この命令ではアドレス計算は必要でない。 第7(b)図に於いて、ecxに格納されたアドレスの第1パイトはレ

ジスタ・アドレス1 (address1) に入れられ、そのアドレスの最後のバイトはア

(37)

特表平8-504977

である。アドレスが一旦LSU205に入ると、キャッシュ要求が実行可能となる。 更に、第4命令に関する情報、すなわち、その命令はコードで要求されているデ ークの幅は16ビットである (010によって示されている) が、アドレス・パッフ ァ313に対応する連切なプロックで示されているように、この情報がIEU107から 送られて来ている。しかし、第4命令より古いストア(すなわち、第3命令)が 存在する。LSU205はポインタを使用して、どのアドレス・バッファが最も古い会 今情報を含んでいるかを決定する。このストアが存在するので、アドレス・パッ ファ313に対応する書き込み実行待ちピット715が設定される。従って、この場合 、第4命令用のキャッシュ要求は生成できない。

プロック740に示すように、CCU110は第3命令用にデータをLSU205に戻す。要求 データはアドレス100で迫まっているので、戻されたデータは位置合わせされる 必要がない。最初の32ビットだけがBYTE-SZLで遊択され、そしてデータはデータ ・バッファ526にラッチされる。

第7(d)図に於いて、第4命令に対応するアドレスはアドレス・パッファ313にラ ッチされ、対応する有効ビットが設定されている。次に、アドレス衝突オペレー ションが行なわれる。第4命合から

のaddress lが第3合合のaddress l及びaddress 2と比較され、その結果アドレス循 突の存在が決定される。従って、アドレス・バッファ313に対応する衝突ビット7 10が設定される。衝突が存在するために、サイクル4の期間中キャッシュ要求は 生成できない。しかし、キャッシュ要求の実行が不可能であっても、プロックで 示されているように第4命令用のマージ・データが1EU107から到着する。マージ ・データとはレジスタebxからのデータである。マージ・データが必要なのは、

第4命令が単に16ビット・オペレーションであるからである。このマージ・デー タはデータ・パッファ526にラッチされる。

第7(e)図に於いて、書き込みAデータ (YRA.DATA) がIEU107から到着する。YRA-DATAは第3合令に於けるOR演算の鉑集である。このデータはデータ・バッファ52 4にラツチされる。更に、プロック780に示すように、サイクル5の期間中次のパ ケット、即ちパケット」、が退避される。具体的には、recire_nextピットが】

に設定され、次の命令が退避可能であることを示し、retire_num ピットが1に 設定され、パケット1にある命令を退避すべきであることを示す。この場合、第 3命令と4命令の間にアドレス衝突がまだ存在する。

第7(f)図に於いて、データ・バッファ524中のデータはebx中のデータと0Rがとられ、その結果領87654021が生成される。ブロック785に示すように、ナイクル6の期間中、第3命令が迅速される。第3命令の迅速によって、LSU205は第4命令に対応する衝突ビット710をリセットできるようになる。ブロック730に示すように、0R検算によって生成された値を配置場所00000100(レジスタeaxに格納されているアドレス)に格納するためのキャッシュ要求が行なわれる。ブロック780に示すように、データはこのデータ・ロケーションに格納されている。

第7 (g) 図に於いて、第4命令は記憶場所0103 (レジスタeaxt3の最初の16ビット) に格納されているデータをロードする。従って、ブロック730に示すように、第4命令に対応するロード・オペレーション用にキャッシュ要求が行なわれる

第7 (h) 図に於いて、ブロック740に示すように、要求された(位置合わせされていない)ロード・データがキャッシュから返される。プロック750に示すように、次にデータは3パイト分シフトすることによって位置合わせされる。その理由は、要求されたデータはアドレス0100でなくアドレス0103で始まるからである。最初の16ビットだけが要求されたので、最初の2パイトだけが位置合わせされたデータから選択される。これら16ビットは次にデータ・パッファ326にラッチされ、このデータ・パッファは120107に逆方向に転送されて、レジスタebxに格納される。

上記に本発明を実施例を参照しつつ説明したが、本発明の精神及び特許情求の聴 囲から逸説することなく、形状並びに詳細において様々な変更が可能なことが当 素者には理解されるであろう。

(40)


特表平8-504977


[22] ロタレジスタ TEMP REGISTERS 252 254 REAL REGISTERS 突レジスタ SECMENT BAS 254 258 IBUS - 225 FUNCTIONAL UNIT FUNCTIONAL UNIT DAFU .VIIO 260 改称ユニット 230 - 252 291 -262 167 低波ユニット 270 LOA(WRITE EUS 食を込みバス -275 278 277 DATA PATH 205 ロード・ストア ユニット(LSU) 210 LSUゲーナ・パス TOJETKOM OCUへの/からのデータ 120 LSUT ドレス・パス

(**23**3] 115 330 CAFU 305 一はレジスタ TEXT STAFF アドレス: ADDRESS 1 ADDRESS 2 310 -311 -2 2 112 -WULTPLEXERS -340 ADDRESS FOR CACHE RECUEST ティッシュ 製ポアドレス

(41)

特基平8-504977







(44) 特表平3-504977

(45)


特表平3-504977






(E36)





【图79】



(48)

特表平3~504977


(49)

特表平8-504977

(M)701 730 キャンシュ原本:体し(香も込み以行待ちのため 新300のロード不断) 2 i 2 i 2 i 2 KOOKKKOOKKK 를 ² 41711 CYCLES WU サンジュ・リターン・データ ន្តី ន TFUXI TFUXI ន្តី ន MONE-CANNOT DO LOAD FOR INSTRICTION 9 DUE TO WRITE PENDAIS 200 717 (TECH ADRILLION TEST ADVISORS) \$ 1.4781 | 459.2 충표 울노 ۳. چ چ 멾/ FRICKLOAFU
EX_ADDRESQUITE ICO EX_ADURES.4 음밥 3 8 ± 7947 ALKHER ID HASH 0000010


BITE SEL 0001111


ALSHED DATA. FFFFFFF00004321 8 🙎 DAFUAS 716 1878 MOLLISON EU: RETHE KOT-1 RETHE HULD § 2 ₹ ≈ CACHE PETURI DATA: LEU ADDRESS BURFERS FROM VIAU VIA PADLIPA 1916-00000 % ₩ A THE PRINCES OF THE SAME TO S CACHE REQUEST: 3



特基平8-504977

特表平8-504977





(⊠7G] ₹ ≈ * 1 2 M = 1 CYCLE-1 Ē \$ 결율 T F VX | T F VX 2 8 3 00001200 17 TEMP JOHE-DOX TEMP JOHE-X 충눈 00051200 8 筹노 8 t =7 3 FROM DATU
EX JOORESHILD, XXX EX JODRE, X 鲁生 3 LOAD FROM ADDRESS (2000) 100 윮╙ DAFU#-6 88 ខ្លួន EU4-50 DATAFROM EU RETRE NEXT-O ₹ \$ 7917 AUGUER: 10 AUGN. Fro Rife SE. ALGED DAYA PHOLI VIAU VIA PRODRI 19 ACCXX CACHE RECLEST: CACHE PETURY DATA: 8888 LSI ALORESS BUFFERS METORY CONTENTS: 3 *** ġ

(52)

(217H) 10099/8100000XXX 8 z #176-8 CYCLE-8 **3** 3 ន្តិន **≘** ≥ 00001200 00001200 Z 730 キャッシュ以表 740 キャッシュ・ファーン・デーガ 돌반 737 TENP ADRIPLIXIK TEMP ADRICK 哥田 충 Ξ 7 mondafu Ex_anness(117)- XXX ex_adord= X 흕밥 8 ₩ ន្ទី ឌ DATA FROM RU: RETIPE LIEKT-D ន្តីន ¥ 2 8 = = = 8 FROM VAU VALPAUDIUS OLIXOSOC LSU ADDRESS BUFFERS 名字 LELIONY CONTENTS: 1207 1206 1216 FF FF FF ă 1054E ノホリ内谷 1317

(53)

【国際調査報告】

INTERNATIONAL SEARCH REPORT (nie. onal Application No PCT/US 93/08331 A. CLASSIFICATION OF SUBJECT MATTER IPC 5 GO6F9/38

According to international Patent Classification (IPC) or to both assunal classification and IPC

B. FIELDS SEARCHOOD

Minimum sociamentation starched (discription system followed by distribution symbols) IPC 5 GOSF

Documentation searched other than minimum decimentation to the extent that such documents are included in the below searched

Electronic data basic connected during the informational search (name of data bute and, where practical, search terms used)

1,2,8,9, 1989 11,13, 16,17, 19,20,22 1,2,8,9, 11,13, 16,17, 19,10,12
11,13,
11,13,
19,20,22
1,4, 10-12, 16,17, 20,21
-/

				
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular scievance.	"T" later document poblished after the internancial filling date or priority date and not in conduct with the application but need to understand the principle or theory underlying the invention.			
"E" earlier document but published on or after the international filling date "L" document which may throw doubts on priority damp(s) or	"X" document of particular relevance; the claimed invention cannot be considered nowed or cannot be considered to involve an anyentive step when the document is taken along			
which is cited to establish the publication date of another custon or other special mason (as specified) Of document reterring to an oral disclosure, use, exhibition or other mason.	'Y' document of particular relevance; the claimed invention secret be considered to involve an inventive step when the document is combined with one or more other such docu- ment, such combination being obvious to a person whited			
"P" descend published prior to the imermational filing date but later than the priority date claimed	in the art. '&' document monther of the same patent facility			
Date of the actual completion of the international search	Date of mailing of the international search report			
10 December 1993	1 7. 12. 93			
Name and mailing address of the ISA European Patent Office, P.B. 3814 Patendaan 2	Authorized officer			
NL - 2230 HV Hipsysk Td. (-31-70) 340-2040, Tz. 31 451 apo ml, Fuc (+31-70) 340-3016	Weinberg, L			

Patent family members are listed in annex.

Y Further decuments are listed in the continuation of bote C.

INTERNATIONAL SEARCH REPORT

Int. cnai Application No PCT/US 93/08331

		PCT/US 93/08331	
	HON) DOCUMENTS CONSIDERED TO HE RELEVANT		
Category '	Clearm of discussion, with indication, wester appropriate, of the retovant passages	Retevant to dam No.	
A	DE.A.36 03 240 (SIEMENS) 6 August 1987	1-3,16, 17	
	see the whole document	, 11 16	
4	EP,A,O 259 095 (AMDAHL CORP) 9 March 1988	1,11,16, 17	
	see the whole document		
,	EP,A,O 377 990 (INTERNATIONAL BUSINESS MACHINES CORP.) 18 July 1990 see the whole document	1,3,16	
•	IEEE TRANSACTIONS ON COMPUTERS val. 37, no. 5 , May 1988 , NEW YORK US pages 562 - 573 SMITH AND PLESZKUN 'Implementing precise interrupts in pipelined processors' see the whole document	9,10,12, 13,15, 18-21	
\	EP.A.O 272 198 (UNITED TECHNOLOGIES CORP.) 22 June 1988	7	
	see the whole document		
ł			
İ	•		
ļ		i ·	
		·	
		*	
1		TO ST	

Form PCT/ISA/IEG (constauration of record street) (July 1992)

INTERNATIONAL SEARCH REPORT

Information on paient tarrity members

Int. June Application No PCT/US 93/08331

Patent document cited in search report	Publication date	Paient family member(x)		Publication date
EP-A-0302999	15-02-89	US-A- JP-A-	4991090 63293639	05-02-91 30-11-88
EP-A-0147775	10-07-85	JP-A- US-A-	60129840 4638429	11-07-65 20-01-87
EP-A-0436092	10-07-91	US-A- JP-A-	5185871 3201130	09-02-93 03-09-91
DE-A-3603240	06-08-87	NONE	·	
EP-A-0259095	09-03-88	AU-B- - A-UA - JP-A- - US-A- US-A- US-A-	587714 7744387 63113648 4855904 4872111 4722046	24-08-89 03-03-88 18-05-88 08-08-89 03-10-89 26-01-88
EP-A-0377990	18-07-90	US-A- JP-A-	4961162 2227768	02-10-90 10-09-90
EP-A-0272198	22-06-88	CA-A- JP-A- US-A-	1278382 63192135 4992934	27-12-90 09-08-88 12-02-91

【要約の続き】

ア・ユニットの三つの主なタスクは(1)アウト・オブ・オーダのキャッシュ要求の処理、(2)アドレス衝突の検出、及び(3)データの位置合わせ、である。